Paso 6: Poniéndolo todo junto
Todas las piezas más pequeñas del sumador de 4 bits han sido creados. Las partes hemos dejado son añadir los componentes en los puntos necesarios y luego conéctelos (la parte confusa).
Hasta ahora tenemos el clock_generator y state_machine en nuestra 4BitAdder. (clock_generator debe estar en alguna parte a la izquierda de nuestra máquina de estado.)
1) Agregue 8 MUX 16-input (161MUX).
a) ampliar las otras carpeta en nuestra biblioteca por defecto.
b) ampliar maxplus2.
c) agregar el multiplexor de 16 entradas.
2) arreglar los 8 equipos en dos hileras, cuatro. Debe ser a la derecha de la state_machine (y por lo tanto el clock_generator como bien). Es más fácil si se encuentran un poco por debajo de la state_machine.
a) los equipos deben girarse para que la salida de uno es hacia abajo.
b) deja a 1 cuadra de espacio entre cada MUX horizontalmente y 3-4 bloques verticalmente entre las dos filas.
Cada conjunto de 4 equipos tome en entradas. La señal que enviamos a las entradas de selección decide que la señal aparecerá en la salida.
3) etiqueta el conjunto superior de equipos RegA3-RegA0, de izquierda a derecha, que indica el bit 0 de 3 bits para el número A.
4) etiqueta el conjunto inferior de equipos RegB3-RegB0.
Véase el cuadro
5) agregar ojotas D 8.
a) ojotas uno deben ir a continuación de cada MUX.
La D ojotas ayuda poner el MUX en el reloj. Cualquier señal es elegido por el MUX se enviaría en su camino, pero añadiendo el flip flop, sólo se enviará cuando trata de la señal de reloj.
6) Añadir 7_segment_display 4.
una) serán los cuatro a la derecha de MUX, con cerca de 3 bloques de espacio entre ellos y el MUX.
b) dos de los cuatro estará por encima de los equipos, pero todavía queda a la derecha de ellos.
c) uno de los 7_segment_displays se va entre los dos conjuntos de equipos.
d) la última de ellas van debajo el conjunto inferior de equipos.
La 7_segment_displays nos ayudará a ver lo que ocurre en nuestro circuito. Uno nos permite ver qué números nos pondrá en el circuito. Otro nos dice dónde está la máquina del estado, con solo 3 D flip flop, la elección va entre 0 y 7. Las dos últimas pantallas de este grupo son sólo para asegurarse de que el circuito funciona correctamente. Los equipos y D flip flops acto como palancas de cambio; con la señal correcta, se enviará la señal de un MUX para el que está en su derecho. Esto también cambia de puesto el bit más a la derecha en la víbora más tarde. El 7_segment_displays nos diga lo que está saliendo de cada grupo de equipos; Esto puede usarse para proactivos cualquier problema.
e) etiqueta de la 7_segment_display superior como número.
f) etiqueta de la 2 º pantalla como StateMachine.
g) etiqueta de la 3 º pantalla como RegA.
h) etiqueta de la pantalla 4 como RegB.
Véase el cuadro
7) añadir dos equipos más de 16 entradas, una sobre la otra, con la salida de la tapa hacia abajo y la salida de abajo hacia arriba.
a) estos equipos deben ser a la derecha y aproximadamente entre el otro conjunto de equipos. (Estos MUX son también a la derecha de la pantalla de 7_segment para la parte superior sistema de equipos.
b) etiqueta de la AddBitA superior de MUX.
c) etiqueta de la parte inferior AddBitB de MUX.
8) añadir la full_adder a la derecha de los dos equipos de AddBit, entre ellos verticalmente.
9) Añadir una tapa D flop a la derecha de la full_adder, lugar cerca de la mitad de un bloque inferior.
10) añadir que 4 equipos de 16-entradas más a la derecha de la tapa T del flop. Deja a 1 cuadra de espacio entre cada componente.
una) etiqueta los equipos RegC3-RegC0, de izquierda a derecha.
11) agregar ojotas D 4 debajo de cada MUX.
12) añadir un 7_segment_display a la derecha la derecha del flip flop.
Ver 2 fotos
13) Conecte la salida Q1 de la state_machine a SEL1 cada Mux.
14) Conecte la salida Q1 de la state_machine a la entrada Z de la 7_segment_display con la etiqueta StateMachine.
15) conexión de salida Q2 de la state_machine a SEL2 cada Mux.
16) Conecte la salida Q2 de la state_machine a la entrada Y de la 7_segment_display con la etiqueta StateMachine.
17) Conecte la salida Q3 de las state_machine a SEL3 cada Mux.
18) Conecte la salida Q3 de la state_machine a la entrada X de la 7_segment_display con la etiqueta StateMachine.
19) Conecte la salida de cada MUX a la entrada D la tapa D fracaso por debajo de ella.
20) los equipos etiquetados AddBitA y AddBitB deben tener sus salidas conectadas a X e Y de la full_adder (una salida a una entrada).
21) Conecte la salida Q de la tapa D fracaso debajo RegA3 MUX entradas IN0, IN2-IN5, IN14 y IN15 el MUX RegA3.
22) también Conecte entradas IN6-IN13 el MUX RegA2 esta misma salida Q.
23) Repita los pasos 16 y 17 de la tapa D flop debajo de cada RegA2-RegA0.
a) la salida Q de la tapa D fracaso para RegA2 RegA0 se conecta siempre a las misma entradas del registro por encima de él y a la derecha de él, al igual que RegA3.
b) para el paso 17 de la tapa D fracaso por debajo de RegA0, Q se conecta a entradas IN6-IN13 de RegA3.
Véase el cuadro
24) Conecte la salida Q de la tapa D fracaso debajo de RegA3 a 7_segment_decoder W de RegA de entrada.
25) Conecte la salida Q de la tapa D fracaso debajo RegA2 de entrada X de RegA.
26) Conecte la salida Q de la tapa D fracaso debajo de RegA1 a la entrada Y de RegA.
27) Conecte la salida Q de la tapa D fracaso debajo de RegA0 a la entrada Z de RegA.
28) Conecte la salida Q de la tapa D fracaso debajo RegB3 MUX entradas IN0-IN2, IN4, IN5, IN14 y IN15 el MUX RegB3.
29) Conecte la salida del mismo Q entradas IN6-IN13 RegB2 Mux.
30) Repita los pasos 23 y 24 d flip flop debajo de RegB2-RegB0.
a) la salida Q de la tapa D fracaso para RegB2-RegB0 se conecta siempre a las misma entradas del registro por encima de él y a la derecha de él, al igual que RegB3.
b) para 24 de paso de la tapa D fracaso debajo de RegB0, Q se conecta a entradas IN6-IN13 de RegB3.
Véase el cuadro
31) Conecte la salida Q de la tapa D fracaso debajo de RegB3 a 7_segment_decoder W de RegB de entrada.
32) Conecte la salida Q de la tapa D fracaso debajo de RegB2 a la entrada X de RegB.
33) Conecte la salida Q de la tapa D fracaso debajo de RegB1 a la entrada Y de RegB.
34) Conecte la salida Q de la tapa D fracaso debajo de RegB0 a la entrada Z de RegB.
35) Conecte la salida Q de la tapa D fracaso debajo RegC3 MUX entradas IN0-IN4, IN14 y IN15 de RegC3 MUX.
36) Conecte la misma salida Q de la tapa D flop entradas IN6-IN13 de RegC2.
37) Repita los pasos del 30 y 31 para cada vuelta D flop debajo de RegC2-RegC0.
a) la salida Q de la tapa D fracaso para RegC2-RegC0 se conecta siempre a las misma entradas del registro por encima de él y a la derecha de él, al igual que RegC3.
b) la salida Q de la tapa D fracaso para RegC0 no se conecta a cualquier entrada de RegC3.
Véase el cuadro
38) Conecte la salida Q de la tapa D fracaso debajo de RegC3 a 7_segment_Decoder W de RegC de entrada.
39) Conecte la salida Q de la tapa D fracaso debajo de RegC2 a la entrada X de RegC.
40) Conecte la salida Q de la tapa D fracaso debajo de RegC1 a la entrada Y de RegC.
41) Conecte la salida Q de la tapa D fracaso debajo de RegC0 a la entrada Z de RegC.
42) Conecte salida Q la D flip flop a continuación RegA0 a entrada IN6-IN15 AddBitA Mux.
43) Conecte salida Q la D flip flop a continuación RegB0 a entrada IN6-IN15 AddBitB Mux.
Nota: El resto de estos insumos y SEL0 para ambos de estos equipos quedarán desconectado. Esto puede causar problemas en algunos circuitos, pero no para este. Tenga en cuenta que si causa un problema, conexión de las entradas a VCC o GND a menudo corregirá el problema. 1 es VCC, GND es como 0.
Véase el cuadro
44) Conecte la salida de suma de full_adder IN6-IN13 entradas del MUX RegC3.
45) Conecte la salida Co de full_adder a la entrada D la tapa D flop a su derecha.
46) Conecte la salida Q de la tapa D fracaso a la entrada Ci de la full_adder.
Véase el cuadro
47) Añadir 3 pernos de la entrada a la izquierda de todos sus componentes, uno a la izquierda del clock_generator y los otros dos a la izquierda de la state_machine.
48) etiqueta de la entrada a la izquierda de la clock_generator reloj.
49) lo conecte a la entrada de clock_generator.
50) Conecte la salida de clock_generator a la entrada de reloj de cada fracaso de tirón de D.
51) Conecte la salida del mismo a la entrada de reloj de la state_machine.
52) etiqueta un perno de la entrada a la izquierda de la state_machine Control.
53) Conecte el Control para el control de la etiqueta de entrada de la state_machine.
54) etiqueta de la entrada de tercer pin claro.
55) conectar claro a la entrada clara de la state_machine.
56) conectarse CLRN de cada fracaso de tirón de D con la misma clavija de entrada clara.
57) añadir 6 pasadores de entradas sobre el MUX RegA3.
58) etiqueta de la primera entrada de pin LoadA.
59) conectarse LoadA SEL0 de RegA3-RegA0.
60) la clavija de entrada segunda Bit3 de la etiqueta.
61) Bit3 Connect para IN1 de RegA3 IN3 de RegB3, IN5 de RegC3 y W entrada de la 7_segment_display con la etiqueta número.
62) el tercer pin entrado Bit2 de la etiqueta.
63) conectarse Bit2 IN1 de RegA2, IN3 de RegB2 IN5 de RegC2 y X de la 7_segment_display con la etiqueta de número de entrada.
64) etiqueta de la entrada de cuarto pin albañilería1.
65) Conecte la broca 1 IN1 de RegA1, IN3 de RegB1, IN5 de RegC1 y entrada Y de la 7_segment_display con la etiqueta número.
66) etiqueta de la entrada de Quinta pin Bit0.
67) conectarse Bit0 IN1 de RegA0, IN3 de RegB0 IN5 de RegC0 y Z de la 7_segment_display con la etiqueta de número de entrada.
68) etiqueta de la sexta entrada de pin GN.
69) Conecte la Gn a la entrada de GN de cada MUX.
70) agregar un pin de entrada a la izquierda de RegB3 MUX.
71) etiqueta LoadB.
72) Conecte el LoadB a SEL0 de RegB3-RegB0.
73) agregar un pin de entrada a la izquierda de RegC3 MUX.
74) etiqueta el pin LoadC.
75) Conecte el LoadC a SEL0 de RegC3-RegC0.
76) Añadir 7 pines de salida a la derecha de 7_segment_display con la etiqueta número.
77) etiquetar las salidas a/v InputA InputG.
78) Conecte la salida de A-G del número a su correspondiente salida de pines.
79) Añadir 7 pines de salida a la derecha de StateMachine 7_segment_display.
80) las salidas de StateMachineA-StateMachineG de la etiqueta.
81) conectar salidas A G de StateMachine a sus correspondientes pines de salida.
Véase el cuadro
82) Añadir 7 pines de salida a la derecha de 7_segment_display RegA.
83) las salidas RegAA-RegAG de la etiqueta.
84) conectar las salidas A la G del RegA a sus correspondientes pines de salida.
85) Añadir 7 pines de salida a la derecha de 7_segment_display RegB.
86) las salidas de Princeton-RegBG de la etiqueta.
87) Conecte las salidas A la G de RegB a sus correspondientes pines de salida.
88) Añadir 7 pines de salida a la derecha de 7_segment_display RegC.
89) identifique las salidas de SumA SumG.
90) conectar las salidas A la G del RegC a sus correspondientes pines de salida.
Véase el cuadro
91) Guarde el archivo.
92) haga clic en proceso.
93) ir a Inicio compilación (esto tardará unos minutos).
El programa puede venir para arriba con algunas advertencias, pero nuestro circuito aún debe cargar a la FPGA correctamente.
Véase el cuadro
