
He realizado este proyecto de simulación de una clase en línea. El proyecto está escrito en Verilog. Se utilizar la simulación en Vivado a visualizar la forma de onda en enable_sr(enable digit) del parada de reloj proyecto creado anteriormente. Además, utilizaremos la tarea del sistema para mostrar el error cometido por nosotros en el diseño.