Máquina de juego de la garra es bastante grande así que sería bueno saber exactamente lo que está pensando en cualquier momento. Para lograr esto vamos a añadir en un transmisor UART para comunicarse con un equipo unido con LabVIEW. Esto puede ser ad

Esta es una de mi proyecto para el curso de diseño de circuitos integrados. El kit utilizado para desarrollar es FPGA SPARTAN 3E y nuestro programa está codificado con el uso de diseño de XILINX ISE.La estructura básica del juego es fácil de entender

He realizado este proyecto de simulación de una clase en línea. El proyecto está escrito en Verilog. Se utilizar la simulación en Vivado a visualizar la forma de onda en enable_sr(enable digit) del parada de reloj proyecto creado anteriormente. Ademá

Esta la imagen de lo que tuve que implementar utilizando Verilog y el software utiliza es 6.5 Modelsim XilinxEs publicado un artículo sobre en IEEE con nombre Re-configurable Router de baja potencia y alto rendimiento.Paso 1: Primer pasoCrear memoria

Junto con muchas otras personas, tengo recuerdos de la infancia de caminar en una sala de cine, tienda de comestibles o arcade y ver una caja de cristal llena de juguetes. Siempre fue eso un juguete enterrado o situado justo en la parte superior que

Esta breve serie de lecciones semi cortos en Verilog se significa como una introducción a la lengua y a que los lectores para profundizar en el diseño FPGA.Estos tutoriales asumen que está familiarizado con los circuitos de lógica básicos y ecuacione

Este proyecto fue terminado para la clase ECE2220, en la Universidad de Manitoba, en el plazo de 2015 de la caída. El tablero utilizado durante todo el proyecto es un tablero Altera DE2 ciclón IV. La codificación se realiza con Verilog HDL vía Quartu

FPiDroid House representa una red de monitoreo y control para viviendas inteligentes, usando FPGAs, sistemas embebidos y tecnologías web. El objetivo principal de este proyecto es tener la posibilidad de agregar y conectar dinámicamente muchos dispos

He realizado este proyecto para una clase en línea. El proyecto está escrito en Verilog. Los módulos de divisor y contador del reloj fueron proporcionados. Mi tarea fue escribir el módulo superior para mostrar la salida de 3 bits del contador en el d

Hoja de datos-Materiales:-Leds-CablesLED 1, código de verilog es:módulo ledblink(clk,led);entrada clk; salida de led; REG conducido;cnt de reg [23:0];siempre clk) comenzar cnt < = cnt + 1' b1; LED < = cnt [23];finalendmoduleSi usted necesita más inf

Esta instrucción te enseñará lo básico de como hacer un control de elevador en su tabla Altera DE2-115. Nosotros usando Verilog para implementar este control. Este control básico toma dos entradas de usuario a través de dos interruptores, uno para ni

Este instructable es otra parada en mi viaje para construir el juego garra impulsado por una FPGA. Anteriormente escribí cómo controlar un motor paso a paso con una FPGA. Ahora necesitaba para el control de un joystick por lo que finalmente me puedo

Hago este instructable porque parece que no es sencillo empezar tutorial para enseñar a la gente a utilizar la última herramienta de Xilinx Vivado CAD. Por lo tanto, quiero usar el simple que múltiples entradas de puerta de diseño a pie a través de X

Este piano toca las notas de la escala D blues plana. El piano utiliza un teclado clave ocho para entradas y muestra cualquier nota está siendo jugado con siete exhibiciones de segmento los tableros Terasic. Las notas se reproducen por un altavoz con