Paso 11: VM 2.0: Puerto de Verilog y tipos de cable
hola_mundo () módulo
interruptor de entrada [0]
interruptor de entrada [1],
salida de led
);
¿Qué significan entrada y salida en este contexto? Estos son identificadores que Dile al compilador qué tipo de "puerto" que se está creando. En Verilog se ocupará de los siguientes identificadores en la declaración del módulo:
entrada : un puerto de entrada, tipo "alambre" se asume. Un puerto de entrada no se puede asignar cualquier valor dentro del módulo.
salida : un puerto de salida, tipo "alambre" se asume. Un cable de salida puede asignarse un valor utilizando una instrucción de asignación, o tener su valor determinado indirectamente por una instancia de otro módulo. Un cable de salida no explícitamente se puede asignar un valor en cualquier lógica condicional (por ejemplo, declaraciones de "if").
registro de salida : un puerto de salida de tipo "reg", abreviatura de "registro". Este tipo de puerto se puede dar un valor independiente de otras partes del circuito (por ejemplo, asignar una lógica "1") y mantener ese valor hasta que cambie. Si va a cambiar el valor de un puerto desde dentro de un bloque de "siempre" (un trozo de código que se ejecuta en cualquier cambio de sus parámetros) necesita utilizar un reg.
En definitiva, un alambre sirve como una forma de conector un punto a otro, como de una palabra verdadera fuente a una puerta AND y un reg puede crear su propia fuente va a algún destino.
Dentro de un módulo podemos crear los cables internos y reglas para usan dentro del módulo. Esto es útil cuando usted necesita para hacer la entrada de una instancia de un módulo igual a la salida de algún otro módulo instanciada. Ya que un cable no tiene su propio conductor puede hacer su fuente de la salida de un módulo y su destino la entrada de otro. Con esto en mente, ¿qué crees que declararía un alambre o reg para su uso dentro de un módulo?
my_wire de alambre ;
reg my_reg;
Tenga en cuenta que no tenemos que especificar si el alambre/reg es una entrada o salida de los cables internos y mas porque en orden para que pase correctamente en nuestro diseño finalmente daremos un origen y destino.
En Verilog podemos asignar un cable de salida igual a un reg interno o alambre. Esto nos permite cambiar el valor de una salida condicional ya que si cambiamos el reg también estamos cambiando la salida (Recuerde que está prohibido cambiar directamente el valor en una salida).
Aplicable a todos los puertos antes mencionados, los cables y mas son lo que llamamos autobuses o vectores (arrays). Podemos agrupar las señales similares mediante un bus. En el último ejemplo planteé la pregunta de "¿hay una manera de definir sólo 2 puertos para tres total entradas y salidas?" Usando un autobús podemos. En vez de declararlas "entrada switch0, switch1 entrada" podemos simplemente declarar "interruptor de entrada [1:0]". Esto crea un autobús de dos bits llamado "switch". Podemos referirnos a partes específicas del "interruptor" mediante el operador [] como en "switch [0]". Autobuses son muy útiles en Verilog ya que reduce la cantidad de código que tenemos que producir.
Declarar un autobús usando la siguiente sintaxis ("tipo" se refiere a la entrada, salida, alambre o reg):
tipo de < > [< máximo índice: < > min Índice >] < nombre de autobús >
Si usted declara un autobús dentro de un módulo, asegúrese de añadir un punto y coma al final. Si usted declara que un autobús en la declaración del módulo ser seguro coma delimitar las definiciones.
¿Qué implicaciones tiene un bus en el archivo UCF? Todos los componentes del bus le dará un nombre que comienza con el nombre común y es seguido por el índice en el autobús. Así "[1:0] interruptor" entrará en la UCF como dos entradas, "cambiar < 0 >" y "cambiar < 1 >". Recuerda usar los operadores de <> de la UCF.
En la foto es protoboard cables de puente; no necesita preocuparse acerca de los tableros de diseño FPGA más ya habrá construido en estímulos tales como interruptores.
